为什么会提出“存算一体”？
存算一体，英文名为 Compute In Memory，简称 CIM，即把存储和计算整合在一起。存储和计算是处理数据的两种基本方式，计算机诞生以来，主流的冯·诺伊曼架构将二者设为相对独立的模块，存储负责数据存取，计算负责运算。打个比方，存储就像配菜，计算如同炒菜，二者配合才能完成计算任务。理论上，提升出菜速度，一方面要加快炒菜速度（提升芯片算力，如采用先进工艺制程），另一方面要加快配菜速度，也就是提高存储设备与计算芯片（CPU、GPU 等）间的数据传输能力。若配菜太慢，炒菜师傅就得等待，影响整体效率。
计算机存储采用分级策略，越靠近处理器（计算单元）的存储设备速度越快、容量越小，包括缓存（1 级 / 2 级 / 3 级）、内存、磁盘（固态 / 机械）、外部存储器（本地磁阵、云存储）等，这是由存储设备成本决定的，速度越快成本越高，全部用最快存储不现实，所以有了逐级存储机制。冯·诺依曼架构因存储和计算明显分开，也被称为存算分离。
进入互联网时代，数据量爆炸式增长，对数据计算效率要求越来越高，传统架构开始暴露缺陷。尤其是近年来 AI 崛起，数据计算强度大幅提升，计算芯片提速，但存储传输速率跟不上，产生了“存储墙”和“功耗墙”。“存储墙”指存储设备和处理器间数据传输速度远跟不上处理器计算速度；“功耗墙”指数据传输过程能耗巨大，导致系统能效比不理想。例如，7nm 工艺下，数据搬运功耗占比达 63.7%，远大于数据计算功耗。
为解决这些问题，出现了 HBM（High Bandwidth Memory，高带宽内存）技术，英伟达等芯片厂商采用 3D 封装等先进工艺，将存储单元和计算单元封装在一起，提高数据传输速度、降低能耗，但未从根本上改变存算分离现状。于是，业界提出存算一体思路，即把存储和计算直接结合，让数据在存储或计算过程中减少搬运次数，提高计算效率、降低功耗，解决“两堵墙”问题。实际上，人类大脑就是典型的存算一体结构，神经元既负责存储信息（记忆），又负责处理信息（思考），能高效处理复杂任务且能耗极低。
存算一体的发展历程
存算一体研究起步较早，1969 年，斯坦福研究所的 Kautz 等人率先提出存算一体计算机概念，但受当时技术和工艺限制，仅停留在理论研究阶段。此后，科学家们进行了大量研究和尝试，进展缓慢。
进入 21 世纪，芯片与半导体技术成熟，存算一体化曙光显现。科学家发现某些特殊材料或器件能在存储数据时，在存储单元内部执行简单逻辑运算，减少数据搬运次数和功耗。2010 年，惠普实验室的 Williams 教授团队提出并验证利用忆阻器实现简单布尔逻辑功能（联合、相交、相减等）；2016 年，美国加州大学圣塔芭芭拉分校（UCSB）的谢源教授团队提出使用阻变存储器（RRAM）构建存算一体架构的深度学习神经网络（PRIME），相较于传统冯·诺伊曼架构方案，PRIME 功耗降低约 20 倍、速度提升约 50 倍；2017 年，在微处理器顶级年会（Micro 2017）上，英伟达、英特尔、微软、三星、苏黎世联邦理工学院与加州大学圣塔芭芭拉分校等推出存算一体系统原型，掀起学术界和产业界热潮。
近年来，随着 AI 浪潮到来，海量大模型训练和推理计算需求爆发，存算一体进入高速发展快车道。除传统芯片巨头加紧研究外，众多创业企业纷纷入场，国内有苹芯科技、后摩智能、知存科技、亿铸科技、智芯科、千芯科技、九天睿芯等，国外有 Mythic、Syntiant 等公司。2023 年 9 月，清华大学团队宣布研发出全球首颗全系统集成的、支持高效片上学习的忆阻器存算一体芯片，再次将“存算一体”推上热搜。如今，存算一体成为业界热门研究方向，加速从理论研究走向产业落地。
存算一体的技术路线
目前，业界根据存储和计算的距离远近，将存算一体分为近存计算、存内处理和存内计算三类。
近存计算（Processing Near Memory，PNM）
通过芯片封装和板卡组装等方式，集成存储单元和计算单元，增加访存带宽、减少数据搬移，提升整体计算效率。前面提到的 HBM 共封装就是近存计算，分为存储上移和计算下移，HBM 属于存储上移，计算下移采用板卡集成技术，将数据处理能力卸载到存储器，典型方案是 CSD 可计算存储。近存计算严格来说仍属存算分离架构，但实现相对容易，已广泛应用于 AI、大数据、边缘计算、物联网等场景。
存内处理（Processing In Memory，PlM）
在芯片制造过程中，将“存”与“算”集成在同一个晶粒（Die）中，使存储器本身具备一定算力。本质上仍是存算分离，但“存”与“算”距离更近。目前，业内存内处理方案大多在内存（DRAM）芯片中加“算力”，典型产品形态为 HBM-PIM（三星）和 PIM-DIMM，适合应用于语音识别、数据库索引搜索、基因匹配等场景。
存内计算（Computing in Memory，ClM）
这是真正的存算一体（狭义的存算一体）。在芯片设计过程中，不再区分存储单元和计算单元，直接消除“存”“算”界限，实现存算彻底融合。主要服务场景是 AI 计算，AI 深度学习算法包含大量矩阵乘法运算，本质是乘累加（Multiply Accumulate, MAC）运算。存算一体技术可将这些运算直接映射到存储结构中，在存储单元核心电路上修改，在读取时进行数据输入和计算处理，在存储阵列中完成卷积运算，带来极高能效比和极低延迟。
存算一体的存储介质
存储器分为易失性存储器和非易失性存储器，存内计算的电路可基于这两种存储器。易失性存储器如 SRAM、DRAM，掉电数据丢失；非易失性存储器如传统闪存 NOR Flash 和 NAND Flash，以及新型存储器阻变存储器 RRAM（ReRAM）、磁性存储器 MRAM、铁变存储器 FRAM（FeRAM）、相变存储器 PCRAM（PCM）等，掉电数据不丢失。
SRAM、DRAM、Flash 等是成熟技术，基于电荷移动完成数据存储。DRAM 成本低、容量大，但可用的 eDRAM IP 核工艺节点不先进，读取延迟大，需定期刷新数据；Flash 是非易失性存储器件，有低成本优势，适合小算力场景；SRAM 速度优势大，能效比高，容量密度略小，精度增强后可保证较高精度，适合云计算等大算力场景。
目前，针对新型存储器的研究热门，如 RRAM、MRAM 等基于电阻大小变化完成数据存储功能。其中，忆阻器（RRAM）研究热度最高，使用电阻调制实现数据存储，读出电流信号，可获得较好线性电阻特性，但工艺良率仍在爬坡，且面临非易失存储器固有可靠性问题。
存内计算主要包含模拟和数字两种实现方式。模拟存内计算能效高，但误差大，适用于低精度、低功耗计算场景，如端侧可穿戴设备等，通常使用 FLASH、RRAM、PRAM 等非易失性介质作为存储器件，存储密度大、并行度高，但对环境噪声和温度敏感；数字存内计算误差低，但单位面积功耗大，适用于高精度、功耗不敏感的计算场景，如云端 AI 场景，主要以 SRAM 和 RRAM 作为存储器件，具有高性能、高精度优势，且抗噪声能力和可靠性好。
存算一体的应用场景
存算一体天然适合 AI 相关计算场景，自然语言处理、信息检索、图神经网络、智能决策、具身智能等人工智能应用，对算力效率和系统能耗要求极高，传统“存算分离”难以应对，存算一体则非常适合。
此外，存算一体芯片也适用于 AIoT 智能物联网产品。碎片化的 AIoT 市场对先进工艺芯片需求不强烈，更关注芯片成本、功耗、开发难度，存算一体芯片在这些方面有优势。
在大算力场景，如云端 AI 计算，存算一体也有用武之地。目前 AI 计算基本以 GPU 为主，GPU 在算力和能效上无法同时与专用加速芯片（ASIC）竞争，且在云计算算力市场，GPU 单一架构不能适应不同 AI 计算场景的算法离散化特点。新型存算一体芯片具有能效优势，适合固定场景计算任务，应用潜力巨大。
此外，存算一体芯片还有一些延伸应用，如感存算一体、类脑计算等，也是具有潜力的市场领域。
存算一体面临的挑战
存算一体技术前景广阔，但实现和普及面临诸多挑战。
技术挑战
存算一体采用新型存储技术，对半导体工艺要求更高，在芯片架构、电路设计和材料选择等方面，都有待进一步研究和创新。
生态挑战
存算一体技术作为新兴领域，生态系统尚未完全建立。芯片设计阶段，市面上没有成熟的专用 EDA 工具辅助设计和仿真验证；芯片流片后，没有成熟工具协助测试；芯片落地应用阶段，没有专用软件与之匹配。因此，需要产业界协作，提高设计工具链成熟度，实现自动化 EDA 工具与跨平台编译器支持，加强代工厂标准 IP 库建设，优化多场景下制造成本，提高产业链整体协同能力。
市场挑战
存算一体技术市场前景广阔，但目前存在诸多不确定因素。存算一体芯片架构场景通用性及规模扩展能力较差，传统存算分离架构仍占主导地位，存算一体技术需与之竞争。存内计算仅适合原本对存储需求较大的场景，对于本身存储需求不高的场景，引入内存计算增加大内存会提高成本。用户关注性价比，需考虑用户需求和场景能否接受存算一体，存算一体也需在 AI 发展中寻找落地场景。
最后的话
根据 QYResearch 调研团队报告《全球存算一体技术市场报告 2023 - 2029》显示，预计 2029 年全球存算一体技术市场规模将达到 306.3 亿美元，未来几年年复合增长率 CAGR 为 154.7%。这是一个极具潜力的市场，未来几年，存算一体领域会有更多技术创新，涌现更多优秀企业，让我们拭目以待！
